10年老司机倾囊相授，贴片晶振的PCB layout需要注意哪些？

2020-08-18 07:49:33 4638 收藏 5
分类专栏： PCB设计 文章标签： 晶振 晶振PCB设计
最后发布:2020-08-18 07:49:33首次发布:2020-08-18 07:49:33
版权声明：本文为博主原创文章，遵循<a href="http://creativecommons.org/licenses/by-sa/4.0/" target="_blank" rel="noopener"> CC 4.0 BY-SA </a>版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Albert992/article/details/108068650
版权

推荐阅读：

看了这篇文章，你还不知道晶体和晶振的区别，你来打我

晶振有两个比较重要的参数，频偏和温偏，单位都是PPM，通俗说，晶振的标称频率不是一直稳定的，某些环境下晶振频率会有误差，误差越大，电路稳定性越差，甚至电路无法正常工作。

所以在PCB设计时，晶振的layout显得尤其的重要，有如下几点需要注意。

✔ 两个匹配电容尽量靠近晶振摆放。

img

匹配电容靠近晶振放置

✔ 晶振由石英晶体构成，容易受外力撞击或跌落的影响，所以在布局时

记得诚 CSDN认证博客专家 CSDN签约作者 电子爱好者 原创洁癖患者
关注微信公众号：记得诚，第一时间阅读原创干货文章，文章内容涵盖电路设计、PCB设计、电子元器件知识、电子电路和硬件科普等，涉及无线通信、嵌入式、物联网、GNSS定位和车载电子等领域。
了解本专栏 订阅博主 解锁全文
已标记关键词 清除标记
皮尔斯振荡器晶振布局指南
04-02
我们通常所使用的振荡器是皮尔斯振荡器（Pierce oscillator），它是由放大器和一 个带宽很窄的选频滤波器组成．放大器集成在芯片内部，滤波器则是由晶振 （crystal）或陶瓷谐振腔(cer
表情包
插入表情
还能输入1000个字符 “速评一下”
晶振的PCB设计注意事项
John_Baidu的博客
01-13 3774
晶振的PCB设计注意事项 （1） 耦合电容应尽量靠近晶振的电源引脚，位置摆放顺序：按电源流入方向，依容值从大到小依次摆放，容值最小的电容最靠近电源引脚。 （2） 晶振的外壳必须接地，可以晶振的向外辐射，也可以屏蔽外来信号对晶振的干扰。 （3） 晶振下面不要布线，保证完全铺地，同时在晶振的300mil范围内不要布线，这样可以防止晶振干扰其他布线、器件和层的性
晶振电路的PCB设计
peng_258的博客
10-28 1万+
我们常把晶振比喻为数字电路的心脏，这是因为，数字电路的所有工作都离不开时钟信号，晶振直接控制着整个系统，若晶振不运作那么整个系统也就瘫痪了，所以晶振是决定了数字电路开始工作的先决条件。   我们常说的晶振，是石英晶体振荡器和石英晶体谐振器两种，他们都是利用石英晶体的压电效应制作而成。在石英晶体的两个电极上施加电场会使晶体产生机械变形，反之，如果在晶体两侧施加机械压力就会在晶体上产生电场。并且，这
ALLEGRO学习之晶振布局以及布线
weixin_37879993的博客
08-15 1699
如图
PCB Layout规则完整篇
xqhrs232的专栏
11-03 1679
原文地址::http://www.pcbres.com/pcbtech/circuit/20070612145.html 相关网址::http://www.360doc.com/content/10/1227/16/4920904_81765495.shtml 介绍PCB布线以及画PCB时的一些常用规则，大家在pcb layout时，可以参照这些资料，画出一块优质的PCB，当然，按照实际需要，
268条PCB Layout设计规范
weixin_34050519的博客
08-30 541
1 PCB布线与布局 PCB布线与布局隔离准则：强弱电流隔离、大小电压隔离，高低频率隔离、输入输出隔离、数字模拟隔离、输en入输出隔离，分界标准为相差一个数量级。隔离方法包括：空间远离、地线隔开。 2 PCB布线与布局 晶振要尽量靠近IC，且布线要较粗 3 PCB布线与布局 晶振外壳接地 4 PCB布线与布局 时钟布线经连接器输出时，...
PCB Layout 注意事项——布线
Perryang的博客
12-18 1256
Administrator PCB Layout 注意事项——布线 目录  一、EMC优化 2 ●调整过孔位置，使覆铜连成整块 2 ●易受干扰的关键信号线作包地处理 3 ●特殊封装——导线直连焊盘的“0欧电阻” 4 ●关键信号或元件的背面铺地，不要走线，避免干扰 6 ●蛇形线绕等长 7 ●电源线按“主线——支线”走成分支形，避免环形 8 ●电源先经过滤波电容，再进元件，先大电容后小电容 ...
晶振及其选用指南
Synthesize的专栏
05-12 4293
<br /><br />一、什么是晶振?<br />　　晶振是石英振荡器的简称，英文名为Crystal，它是时钟电路中最重要的部件，它的主要作用是向显卡、网卡、主板等配件的各部分提供基准频率，它就像个标尺，工作频率不稳定会造成相关设备工作频率不稳定，自然容易出现问题。<br />晶振还有个作用是在电路产生震荡电流,发出时钟信号.<br />　　晶振是晶体振荡器的简称。它用一种能把电能和机械能相互转化的晶体在共振的状态下工作，以提供稳定，精确的单频振荡。在通常工作条件下，普通的晶振频率绝对精度可达百万分之五十
晶振布局布线要求--checklist，晶振是否要挖空是否底下可以走线？
打怪升级ing
07-03 4870
STM32 外部晶振电路设计和匹配
Seaman_TY的博客
06-20 1万+
STM32的时钟源 STM32F103有两种主时钟方案，一个是依靠内部RC振荡器的HSI（内部高速时钟），另一个是HSE（外部高速时钟）。 内部高速时钟源（HSI） 看数据手册，内部的HSI是由ST出厂时校准过的，但是精度并不高，在0到70℃下误差范围达到 -1.3%到2%，即便是在标准的25℃下，也有 -1.1%到1.8% 的误差（如下图）。 对于高波特率的异步串口通讯，或者需要高精度定时的场合...
晶振及其内部电路详解：
alala120的博客
08-02 2万+
晶振及其内部电路详解：   晶振原理：晶振，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低 的频率是串联谐振，较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就...
晶振--数字电路的心脏
07-18
之所以说晶振是数字电路的心脏，就是因为所有的数字电路都需要一个稳定的工作时钟信号，最常见的就是用晶振来解决，可以说只要有数字电路的地方就可以见到晶振。
晶振参数详细描述
09-28
晶振的参数如精度、内阻、规格、特性、稳定度等
AD layout注意点
peng_258的博客
10-15 2270
下面是自己在使用AD进行pcb绘制时要注意的地方： 1. 工艺差的厂过孔也是0.3mm(内径12mile，外径24mile) 2. 地网络扇孔(信号都会回流地中去，加强回流和回流路径) 3. 切除尖角铜皮     place-polygon pour cutout-(选择铜皮)polygon actions-repourselected(重新灌铜)
FPGA时钟电路PCBlayout设计原则
m0_46366717的博客
04-15 93
1.时钟晶振源应该尽可能放在与其连接的FPGA时钟专用引脚的临近位置。 2.时钟线尽可能走直线，如果无法避免转弯走线，则使用45度线，尽量避免T型走线和直角走线。 3.不要同时在多个信号层走时钟线。 4.时钟走线不要使用过孔，因为过孔会导致阻抗变化及反射。 5.靠近外层的地层能够最小化噪声。如果使用内层走时钟线，要有良好的参考平面。 6.时钟信号应该有终端匹配电路，以最小化反射。 7.对于时钟差分...
侯捷C++全套课程视频资源
06-06
侯捷全套课程，C++11新标准，侯捷 - C++面向对象高级开发，侯捷 - STL和泛型编程，C++内存管理_侯捷
©️2020 CSDN 皮肤主题: 博客之星2020 设计师:CY__0809 返回首页
实付 29.90元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、C币套餐、付费专栏及课程。

余额充值