DC-DC PCB layout 指导

DC-DC 的电路比 LDO 会复杂很多,噪声也更大,布局和 layout 要求更高,layout 的好坏直接影响 DC-DC 的性能,所以了解 DC-DC 的 layout 至关重要。

1. Bad layout

  • EMI,DC-DC 的 SW 管脚上面会有较高的 dv/dt, 比较高的 dv/dt 会引起比较大的 EMI 干扰;
  • 地线噪声,地走线不好,会在地线上面会产生比较大的开关噪声,而这些噪声会影响到其它部分的电路;
  • 布线上产生电压降,走线太长,会使走线上产生压降,而降低整个 DC-DC 的效率;

2. 一般原则

  • 开关大电流回路尽量短;
  • 信号地和大电流地(功率地)单独走线,并在芯片 GND 处单点连接;

① 开关回路短

下图中红色 LO

记得诚 CSDN认证博客专家 CSDN签约作者 电子爱好者 原创洁癖患者
关注微信公众号:记得诚,第一时间阅读原创干货文章,文章内容涵盖电路设计、PCB设计、电子元器件知识、电子电路和硬件科普等,涉及无线通信、嵌入式、物联网、GNSS定位和车载电子等领域。
已标记关键词 清除标记
©️2020 CSDN 皮肤主题: 博客之星2020 设计师:CY__0809 返回首页
实付 29.90元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值